IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicants

: Takahiko Kawahara, et al.

Serial No.

: To Be Assigned

Art Unit: Not Yet Assigned

Filed

: Herewith

Examiner: Not Yet Assigned

For

: Semiconductor Optical Device, Semiconductor Laser Device,

: Semiconductor Optical Modulation Device, and Semiconductor

: Optical Integrated Device

CLAIM FOR PRIORITY UNDER 35 U.S.C. §119

Commissioner For Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The above-referenced patent application claims priority benefit from the foreign patent application listed below:

Application No. 2002-321568, filed in JAPAN on November 5, 2002.

In support of the claim for priority, attached is a certified copy of the Japanese priority application.

Respectfully submitted, SMITH, GAMBRELL & RUSSELL, LLP

Michael A. Makuch, Reg. No. 32,263

1850 M Street, NW – Suite 800 Washington, DC 20036

Telephone: 202/263-4300 Facsimile: 202/263-4329

Date: October 9, 2003

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月 5日

出 願 番 号

Application Number:

特願2002-321568

[ST.10/C]:

[JP2002-321568]

出 願 人
Applicant(s):

住友電気工業株式会社

2003年 5月27日

特許庁長官 Commissioner, Japan Patent Office 太田信一郎

101

【書類名】 特許願

【整理番号】 102Y0403

【提出日】 平成14年11月 5日

【あて先】 特許庁長官殿

【国際特許分類】 H01S 5/227

H01S 5/24

【発明者】

【住所又は居所】 神奈川県横浜市栄区田谷町1番地 住友電気工業株式会

社横浜製作所内

【氏名】 河原 孝彦

【発明者】

【住所又は居所】 神奈川県横浜市栄区田谷町1番地 住友電気工業株式会

社横浜製作所内

【氏名】 村田 道夫

【特許出願人】

【識別番号】 000002130

【氏名又は名称】 住友電気工業株式会社

【代理人】

【識別番号】 100088155

【弁理士】

【氏名又は名称】 長谷川 芳樹

【選任した代理人】

【識別番号】 100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】 100092657

【弁理士】

【氏名又は名称】 寺崎 史朗



【選任した代理人】

【識別番号】 100110582

【弁理士】

【氏名又は名称】 柴田 昌聰

【選任した代理人】

【識別番号】 100108257

【弁理士】

【氏名又は名称】 近藤 伊知良

【手数料の表示】

【予納台帳番号】 014708

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0106993

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 半導体光素子、半導体レーザ素子、半導体光変調素子、及び半 導体光集積素子

【特許請求の範囲】

【請求項1】 主面を有する半導体基板と、

前記半導体基板の前記主面上に設けられ、活性層を含むストライプ状の光導波 路と、

前記光導波路を埋め込んでおり、前記半導体基板の前記主面に交差する方向に順に前記半導体基板上に配置された第1及び第2の部分を有する電流ブロック部と、

前記電流ブロック部の前記第2の部分に設けられたトレンチ溝とを備える、半導体光素子。

【請求項2】 前記電流ブロック部は、Feが添加されたInP半導体からなるブロック半導体層を有する請求項1に記載の半導体光素子。

【請求項3】 前記ブロック半導体層の厚さが1 μ m以上である請求項2に 記載の半導体光素子。

【請求項4】 前記電流ブロック部は、n型InP半導体からなるホールブロック層をさらに有する請求項2または3に記載の半導体光素子。

【請求項5】 前記ブロック半導体層のFe濃度は5×10¹⁵cm⁻³以上である請求項2~4のいずれか一項に記載の半導体光素子。

【請求項6】 前記ブロック半導体層のFe濃度は5×10¹⁶cm⁻³以下である請求項2~5のいずれか一項に記載の半導体光素子。

【請求項7】 前記トレンチ溝の表面に設けられた絶縁膜をさらに備える請求項 $1\sim6$ のいずれか1項に記載の半導体光素子。

【請求項8】 前記絶縁膜は、絶縁性シリコン化合物からなる請求項7に記載の半導体光素子。

【請求項9】 主面を有する半導体基板と、

前記半導体基板の前記主面上に設けられたストライプ状の光導波路と、

前記光導波路を埋め込んで前記光導波路に電流を集中させるように設けられ、



前記半導体基板の前記主面に交差する方向に順に前記半導体基板上に配置された 第1及び第2の部分を有する電流ブロック部と、

前記電流ブロック部の前記第2の部分に設けられたトレンチ溝と を備え、

前記光導波路は、第1導電型半導体層と、第2導電型半導体層と、活性層とを 有しており、

前記活性層は、前記第1導電型半導体層及び前記第2導電型半導体層の間に設けられ、前記第1導電型半導体層及び前記第2導電型半導体層からキャリアが注入されることにより光が発生する、半導体レーザ素子。

【請求項10】 主面を有する半導体基板と、

前記半導体基板の前記主面上に設けられたストライプ状の光導波路と、

前記光導波路を埋め込んでおり、前記半導体基板の前記主面に交差する方向に順に前記半導体基板上に配置された第1及び第2の部分を有する電流ブロック部と、

前記電流ブロック部の前記第2の部分に設けられたトレンチ溝と を備え、

前記光導波路は、第1導電型半導体層と、第2導電型半導体層と、活性層とを 有しており、

前記活性層は、前記第1導電型半導体層及び前記第2導電型半導体層の間に設けられ、前記第1導電型半導体層及び前記第2導電型半導体層の間に印加される電気信号に応じて光を吸収する、半導体光変調素子。

【請求項11】 主面を有する半導体基板を備え、前記主面は、所定の軸方向に配列されたレーザ素子領域及び光変調素子領域を有しており、

当該半導体光集積素子は、

前記レーザ素子領域上に前記所定の軸方向を長手方向として設けられたストライプ状の第1の光導波路と、

前記光変調素子領域上に前記所定の軸方向を長手方向として設けられたストライプ状の第2の光導波路と、

前記第1の光導波路及び前記第2の光導波路を埋め込んでおり、前記半導体基

板の前記主面に交差する方向に順に前記半導体基板上に配置された第1及び第2 の部分を有する電流ブロック部と、

前記電流ブロック部の前記第2の部分に設けられたトレンチ溝と を備え、

前記第1の光導波路は、第1導電型半導体層と、第2導電型半導体層と、活性 層とを有しており、

前記活性層は、前記第1導電型半導体層及び前記第2導電型半導体層の間に設けられ、前記第1導電型半導体層及び前記第2導電型半導体層からキャリアが注入されることにより光が発生し、

前記第2の光導波路は、第1導電型半導体層と、第2導電型半導体層と、活性層とを有しており、

前記活性層は、前記第1導電型半導体層及び前記第2導電型半導体層の間に設けられ、前記第1導電型半導体層及び前記第2導電型半導体層の間に印加される電気信号に応じて光を吸収する、半導体光集積素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体光素子、半導体レーザ素子、半導体光変調素子、及び半導体光集積素子に関する。

[0002]

【従来の技術】

近年、長距離大容量通信用として、高速変調された光信号を発生できる半導体レーザ素子といった半導体光素子が必要とされている。図11は、従来の半導体レーザ素子の一例を示す断面図である。この半導体レーザ素子900では、n型半導体基板902上にn型バッファ層903が設けられる。n型バッファ層903上に第1のp型クラッド層910が設けられる。そして、n型バッファ層903と第1のp型クラッド層910との間に、活性層909が設けられる。こうして、n型バッファ層903、第1のp型クラッド層910、及び活性層909によって半導体導波路部912が構成される。また、半導体レーザ素子900は、

活性層909に流す電流を狭窄するための高抵抗層904を備えている。高抵抗層904上には、高抵抗層904を通過しようとする正孔を阻止するためのn型ホールブロック層905が設けられる。第1のp型クラッド層910上及びn型ホールブロック層905上には、第2のp型クラッド層906及びコンタクト層907が設けられる。コンタクト層907上には、アノード電極911が設けられる。また、n型半導体基板902の裏面には、カソード電極901が設けられる。

[0003]

この半導体レーザ素子900は、第2のp型クラッド層906とn型ホールブロック層905とがpn接合を構成する。このpn接合には寄生容量が生じ、半導体レーザ素子900を高速に駆動する際に信号波形が歪むなどの影響を生じる。この寄生容量を低減するために、半導体光素子900には一対のトレンチ溝913a及び913bが形成されている。トレンチ溝913a及び913bは、高抵抗層904、n型ホールブロック層905、第2のp型クラッド層906、及びコンタクト層907を分断してバッファ層903に達している。あるいは、トレンチ溝913a及び913bはn型半導体基板902に達する。トレンチ溝913a及び913bによって接合部分が減るので、寄生容量が低減される。また、高抵抗層904と第2のp型クラッド層906との接合部分が小さくなることにより、高抵抗層904を通過する漏れ電流が低減される。トレンチ溝913a及び913bの表面には絶縁膜908が形成される。

[0004]

上記した構成と類似の構成を有する半導体レーザ素子としては、以下に示す特許文献1に開示されたものがある。また、トレンチ溝を備えないが、p型クラッド層とn型バッファ層との間に高抵抗層を備える半導体レーザ素子として、特許文献2に開示されたものがある。

[0005]

【特許文献 1】

特開平8-162701号公報

【特許文献2】



[0006]

【発明が解決しようとする課題】

発明者は半導体レーザ素子900といった半導体光素子をより高効率かつ高速に駆動することを検討している。そして、次の課題を見い出した。すなわち、トレンチ溝913a及び913bの表面、つまり絶縁膜908と半導体領域との間に電流経路が形成されてしまう。そして、この電流経路を通じて第2のp型クラッド層906とn型バッファ層903との間にリーク電流が流れてしまい、高抵抗層904によって駆動電流を効果的に狭窄することができない。このため、従来の半導体光素子では駆動電流を効率よく活性層909へ流すことができない。

[0007]

本発明は、駆動電流を効果的に狭窄できる構造を有する半導体光素子、半導体 レーザ素子、半導体光変調素子、及び半導体光集積素子を提供することを目的と する。

[0008]

【課題を解決するための手段】

本発明による半導体光素子は、主面を有する半導体基板と、半導体基板の主面上に設けられ、活性層を含むストライプ状の光導波路と、光導波路を埋め込んでおり、半導体基板の主面に交差する方向に順に半導体基板上に配置された第1及び第2の部分を有する電流ブロック部と、電流ブロック部の第2の部分に設けられたトレンチ溝とを備える。

[0009]

上記した半導体光素子は、トレンチ溝が電流ブロック部の第2の部分に設けられることによって、光導波路とは別個の電流経路がトレンチ溝の側面に形成されないので、光導波路を通らないリーク電流を防ぎ、効果的に駆動電流を狭窄できる。

[0010]

また、半導体光素子は、電流ブロック部が、Feが添加されたInP半導体からなるブロック半導体層を有することを特徴としてもよい。これによって、高抵

抗なブロック半導体層が形成されるので、電流ブロック部は駆動電流を好適に狭 窄できる。

[0011]

また、半導体光素子は、ブロック半導体層の厚さが 1 μ m以上であることを特徴としてもよい。これによって、電流ブロック部はブレイクダウンすることなく駆動電流を狭窄できる。

[0012]

また、半導体光素子は、電流ブロック部が、 n型 I n P 半導体からなるホールブロック層をさらに有することを特徴としてもよい。これによって、ブロック半導体層を通過しようとするキャリアを遮ることができるので、電流ブロック部は駆動電流をさらに効率よく狭窄できる。

[0013]

また、半導体光素子は、ブロック半導体層のFe濃度が 5×10^{15} cm $^{-3}$ 以上であるとよい。これによって、電流ブロック部はブレイクダウンすることなく駆動電流を狭窄できる。また、半導体光素子は、ブロック半導体層のFe濃度が 5×10^{16} cm $^{-3}$ 以下であるとよい。これによって、ブロック半導体層に添加されているFeが他の層に拡散することなく、信頼性の高い半導体光素子を提供できる。

[0014]

また、半導体光素子は、トレンチ溝の表面に設けられた絶縁膜をさらに備えることを特徴としてもよい。これによって、トレンチ溝が設けられる層を保護することができる。また、この絶縁膜は、絶縁性シリコン化合物からなるとよい。

[0015]

また、本発明による半導体レーザ素子は、主面を有する半導体基板と、半導体 基板の主面上に設けられたストライプ状の光導波路と、光導波路を埋め込んで光 導波路に電流を集中させるように設けられ、半導体基板の主面に交差する方向に 順に半導体基板上に配置された第1及び第2の部分を有する電流ブロック部と、 電流ブロック部の第2の部分に設けられたトレンチ溝とを備え、光導波路が、第 1導電型半導体層と、第2導電型半導体層と、活性層とを有しており、活性層が 、第1導電型半導体層及び第2導電型半導体層の間に設けられ、第1導電型半導体層及び第2導電型半導体層からキャリアが注入されることにより光が発生することを特徴とする。これによって、駆動電流を効率良く光に変換できる半導体レーザ素子を提供できる。

[0016]

また、本発明による半導体光変調素子は、主面を有する半導体基板と、半導体基板の主面上に設けられたストライプ状の光導波路と、光導波路を埋め込んでおり、半導体基板の主面に交差する方向に順に半導体基板上に配置された第1及び第2の部分を有する電流ブロック部と、電流ブロック部の第2の部分に設けられたトレンチ溝とを備え、光導波路が、第1導電型半導体層と、第2導電型半導体層と、活性層とを有しており、活性層が、第1導電型半導体層及び第2導電型半導体層の間に設けられ、第1導電型半導体層及び第2導電型半導体層の間に印加される電気信号に応じて光を吸収することを特徴とする。これによって、光を高速に変調できる半導体光変調素子を提供できる。

[0017]

また、本発明による半導体光集積素子は、主面を有する半導体基板を備え、主面は、所定の軸方向に配列されたレーザ素子領域及び光変調素子領域を有しており、当該半導体光集積素子は、レーザ素子領域上に所定の軸方向を長手方向として設けられたストライプ状の第1の光導波路と、光変調素子領域上に所定の軸方向を長手方向として設けられたストライプ状の第2の光導波路と、第1の光導波路及び第2の光導波路を埋め込んでおり、半導体基板の主面に交差する方向に順に半導体基板上に配置された第1及び第2の部分を有する電流ブロック部と、電流ブロック部の第2の部分に設けられたトレンチ溝とを備え、第1の光導波路が、第1導電型半導体層と、第2導電型半導体層と、活性層とを有しており、活性層が、第1導電型半導体層及び第2導電型半導体層の間に設けられ、第1導電型半導体層及び第2導電型半導体層と、第2導電型半導体層と、活性層とを有しており、活性層が、第1導電型半導体層と、第2導電型半導体層の間に設けられ、第1導電型半導体層の間に設けられ、第1導電型半導体層の間に初かされる電気信

号に応じて光を吸収することを特徴とする。これによって、駆動電流を効率良く 光に変換でき、変換された光を高速に変調できる半導体光集積素子を提供できる

[0018]

【発明の実施の形態】

以下、図面とともに本発明による半導体光素子の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。

[0019]

(第1の実施の形態)

図1は、本発明による半導体光集積素子の第1実施形態を示す斜視図である。本発明による半導体光集積素子は、2つの半導体光素子、すなわち半導体レーザ素子及び半導体光変調素子を含んでいる。これらの半導体光素子は、活性層を含む光導波路の周囲を半絶縁性半導体で埋め込んだ埋込型半導体光素子である。また、これらの半導体光素子は、基板上に一体に形成される。図2は、図1に示した半導体光集積素子1の基板10を示す斜視図である。図3は、図1に示した半導体光集積素子1のII-II断面における側面断面図である。図4は、図1に示した半導体光集積素子1のII-II断面における側面断面図である。図5は、図1に示した半導体光集積素子1のIII-III断面における側面断面図である。図1~図5を参照しながら、以下に本実施形態の半導体光集積素子1を説明する。

[0020]

半導体光集積素子1は、n型の半導体基板である基板10を備える。図2を参照すると、基板10は主面100を有する。主面100は、レーザ素子領域101及び光変調素子領域102を有する。レーザ素子領域101及び光変調素子領域102は、所定の軸方向に配列される。レーザ素子領域101は、第1の領域101a、第2の領域101b、第3の領域101c、第4の領域101d、第5の領域101e、第6の領域101f、及び第7の領域101gを有する。第1の領域101a~第7の領域101gは、それぞれ所定の軸方向に伸びており、所定の軸と交差する方向に順に配列される。また、光変調素子領域102は、

第1の領域102a、第2の領域102b、第3の領域102c、第4の領域102d、第5の領域102e、第6の領域102f、及び第7の領域102gを有する。第1の領域102a~第7の領域102gは、それぞれ所定の軸方向に伸びており、所定の軸と交差する方向に順に配列される。

[0021]

半導体光集積素子1は、レーザ素子領域101上に設けられた半導体レーザ素子部1aと、光変調素子領域102上に設けられた半導体光変調素子1bとを有する。まず、半導体レーザ素子部1aについて説明する。

[0022]

図3を参照すると、半導体レーザ素子部1aは、カソード電極12、n型バッファ層13といった第1導電型半導体層、第1のp型クラッド層31といった第2導電型半導体層、活性層33、第2のp型クラッド層19、電流ブロック部37、コンタクト層21、絶縁膜24、及びアノード電極26を備える。電流ブロック部37は、高抵抗層15及びホールブロック層17を有する。

[0023]

これらの構成のうち、n型バッファ層13、第1のp型クラッド層31、第2のp型クラッド層19、電流ブロック部37、及びコンタクト層21は、基板10のレーザ素子領域101上に設けられる。

[0024]

n型バッファ層13は、n型InP半導体からなる。n型バッファ層13は、第1の部分13aと第2の部分13bとを有する。第1の部分13aは、主面100のレーザ素子領域101の全域上に設けられる。第2の部分13bは、第1の部分13a上であり且つレーザ素子領域101の第4の領域101d上に設けられる。

[0025]

活性層33は、ノンドープInGaAsPからなる。活性層33は、n型バッファ層13の第2の部分13b上に設けられる。また、第1のp型クラッド層31は、活性層33上に設けられる。換言すれば、活性層33はn型バッファ層13と第1のp型クラッド層31との間に設けられる。第1のp型クラッド層31

は、p型InP半導体からなる。活性層33、n型バッファ層13、及び第1のp型クラッド層31はダブルヘテロ構造を構成しており、活性層33にキャリアが閉じ込められるように構成されている。n型バッファ層13及び第1のp型クラッド層31から活性層33ヘキャリアが注入されることにより光が発生する。また、活性層33の屈折率がn型バッファ層13及びp型クラッド層31の屈折率よりも大きくなるよう各層の材料が選択される。これにより活性層33内部に光が閉じ込められ、光を導波する構成となる。

[0026]

光導波路35は、n型バッファ層13、活性層33、及び第1のp型クラッド層31を含んでおり、メサ状といった形状に構成される。光導波路33は、活性層33に光学的に結合された周期的な回折格子であるグレーティング構造331 (図5に示す)を有している。また、光導波路35は、所定の軸方向を長手方向とするストライプ状に設けられる。活性層33及び第1のp型クラッド層31は、n型バッファ層13の第2の部分13bと同様に、主面100上のレーザ素子領域101の第4の領域101 d上に設けられており、所定の軸方向に伸びている。

[0027]

電流ブロック部37は、メサ状に設けられた光導波路35に駆動電流を集中させるための要素である。電流ブロック部37は、高抵抗層15及びホールブロック層17を有する。高抵抗層15の抵抗値は、ホールブロック層の抵抗値よりも大きい。また、電流ブロック部37は、高抵抗層15内に第1の部分15a及び第2の部分15bを有する。

[0028]

高抵抗層15は、FeをドープされたInP半導体からなる半絶縁性半導体層である。高抵抗層15は、光導波路35を埋め込んでおり、光導波路35に流れる駆動電流を集中するよう設けられる。また、高抵抗層15の第1の部分15a及び第2の部分15bは、半導体基板10の主面100に交差する方向に順に配置される。すなわち、第1の部分15aは、n型バッファ層13上であり且つ主面100のレーザ素子領域101の第1の領域101a~第3の領域101c上

及び第5の領域101e~第7の領域101g上に設けられる。第2の部分15 bは、第1の部分15 a上であり且つレーザ素子領域101の第1の領域101 a上、第3の領域101 c上、第5の領域101 e上、及び第7の領域101 g上のそれぞれに設けられる。なお、高抵抗層15 は、例えば抵抗率が 10×10 5 [$\Omega\cdot m$] 以上といった半絶縁性を有する。

[0029]

ホールブロック層17は、高抵抗層15の第2の部分15b上に設けられる。ホールブロック層17は、第2のp型クラッド層19とは逆導電型の半導体であるn型InP半導体からなる。また、ホールブロック層17は、第1のp型クラッド層31と接しないように設けられる。ホールブロック層17は、主面100からの高さが第1のp型クラッド層31の主面100からの高さと略等しくなるように設けられる。

[0030]

第2のp型クラッド層19は、p型InP半導体からなる。第2のp型クラッド層19は、第1のp型クラッド層31上及びホールブロック層17上に設けられる。コンタクト層21は、p型GaInAs半導体からなる。コンタクト層21は、第2のp型クラッド層19上に設けられる。

[0031]

半導体レーザ素子部1aは、所定の軸方向に伸びる2つのトレンチ溝29を備える。2つのトレンチ溝29のうちの一方は、主面100のレーザ素子領域101の第2の領域101b上に位置している。2つのトレンチ溝29のうちの他方は、レーザ素子領域101の第6の領域101f上に位置している。トレンチ溝29の底部は、高抵抗層15の第2の部分15bに設けられる。すなわち、トレンチ溝29は、その底面が高抵抗層15に接するように形成される。トレンチ溝29の側面は、高抵抗層15の第2の部分15b、ホールブロック層17、第2のp型クラッド層19、及びコンタクト層21によって形成される。

[0032]

また、半導体レーザ素子部1aは、絶縁膜24、アノード電極26、及びカソード電極12をさらに備える。絶縁膜24は、SiO $_2$ からなる。絶縁膜24は

、コンタクト層21のうち第4の領域101d上に設けられる部分の表面に開口を有している。絶縁膜24は、トレンチ溝29の底面及び側面に設けられる。

[0033]

アノード電極26は、第1の部分26a、第2の部分26b、及び第3の部分26cを有する。第1の部分26aは、レーザ素子領域101の第4の領域101d上且つ絶縁膜24上に設けられており、絶縁膜24の開口を介してコンタクト層21に接している。第3の部分26cは、レーザ素子領域101の第1の領域101d上且つ絶縁膜24上に設けられる。第2の部分26bは、第1の部分26aと第3の部分26cとを互いに繋ぐように絶縁膜24上に設けられる。また、カソード電極12は、基板10の主面100とは反対側の面上に設けられる

[0034]

図6(a)は、半導体レーザ素子部1a内部における駆動電流の流れを示す図である。図6(a)を参照して、半導体レーザ素子部1aの動作について説明する。

[0035]

[0036]

このとき、駆動電流 I 1の一部である駆動電流 I 2 は、コンタクト層 2 1 及び第 2 の p 型クラッド層 1 9 内部において拡がり、第 2 の p 型クラッド層 1 9 内部のトレンチ溝 2 9 側面付近を流れる。駆動電流 I 2 は電流ブロック部 3 7 の高抵抗層 1 5 によって狭窄され、図 6 (a)に示すように光導波路 3 5 へ集中する。また、電流ブロック部 3 7 内部にホールブロック層 1 7 が存在することによって、正孔が第 2 の p 型クラッド層 1 9 から高抵抗層 1 5 を通過して n 型バッファ層 1 3 へ移動することを防いでいる。こうして、駆動電流が流れる経路を電流ブロック部 3 7 によって効果的に狭窄し、駆動電流を光導波路 3 5 へ集中している。

[0037]

光導波路35は、既に述べたとおり第1のp型クラッド層31、活性層33、及びn型バッファ層13の第2の部分13bを有する。光導波路35に駆動電流が提供されることにより、第1のp型クラッド層31及びn型バッファ層13それぞれから活性層33へキャリアが流れる。キャリアは活性層33内部に閉じこめられ、活性層33内部において光が発生する。光導波路35が活性層33と光学的に結合されたグレーティング構造331を有することによって、特定波長のレーザ光が活性層33から所定の軸方向に出射される。

[0038]

本実施形態による半導体光集積素子1の半導体レーザ素子部1 a が有する効果について説明する。半導体レーザ素子部1 a は、第2のp型クラッド層19から光導波路35へ提供される駆動電流を電流ブロック部37によって狭窄し、光導波路35へ集中させている。また、トレンチ溝39が電流ブロック部37の第2の部分15bに設けられることによって、電流ブロック部37と絶縁層24との間に存在する電流経路がn型バッファ層13に達しない。

[0039]

ここで、図6(b)は図11に示した従来の半導体レーザ素子内部における駆動電流の流れを示す図である。アノード電極911とカソード電極901との間に駆動装置が接続され、アノード電極911から駆動電流 I_3 が供給される。駆動電流 I_3 は、第1のp型クラッド層910及び活性層909に提供される。このとき、駆動電流 I_3 の一部である駆動電流 I_4 は、第2のp型クラッド層906の両側面から電流経路Aを通ってn型バッファ層903に達する。そして、駆動電流 I_4 は基板902を通ってカソード電極901に達する。このように、従来の半導体レーザ素子では電流経路Aが存在するために活性層909を通らない駆動電流 I_4 、すなわちリーク電流が生じ、駆動電流を効果的に狭窄できない。

[0040]

これに対し、本実施形態による半導体レーザ素子部1 a によれば、第2のp型クラッド層19の側面からn型バッファ層13へ達するような、光導波路35とは別個の電流経路が形成されないので、第2のp型クラッド層19とn型バッフ

ァ層13との間にリーク電流が流れることを防げる。よって、半導体レーザ素子部1aに印加される駆動電流を効果的に狭窄できる。駆動電流を光導波路35へ効率よく流すことができるので、半導体レーザ素子1aを高効率にできる。そして、駆動電流を効率良く光に変換できる半導体レーザ素子を提供できる。

[0041]

また、半導体レーザ素子部1 aでは、第2のp型クラッド層が第2の領域101b上及び第5の領域101e上に設けられていない。換言すれば、2つのトレンチ溝29を備えることによって、第2のp型クラッド層19が分離される。ここで、これらの第2のp型クラッド層のうち、2つのトレンチ溝29に挟まれた部分に駆動電流が流れる。トレンチ溝29を備えることにより、トレンチ溝29がない場合に比べ、第2のp型クラッド層とn型バッファ層13との間に生じる寄生容量を低減できる。本実施形態による半導体レーザ素子部1aは、トレンチ溝29を設けることによるリーク電流といった悪影響を防いでいるので、トレンチ溝29を好適に設けることができる。

[0042]

また、半導体レーザ素子部1 a は、電流ブロック部3 7がホールブロック層17を有している。これによって、高抵抗層15を通過して第2のp型クラッド層19とn型バッファ層13との間を流れようとする正孔を遮ることができるので、さらに効果的に駆動電流を狭窄できる。

[0043]

また、半導体レーザ素子部1 a は、絶縁膜2 4 を備えることが好ましい。これによって、高抵抗層15、ホールブロック層17、第2のp型クラッド層19、及びコンタクト層21を保護することができる。

[0044]

次に、半導体光変調素子部1bについて説明する。図4を参照すると、半導体 光変調素子部1bは、カソード電極12、n型バッファ層14といった第1導電 型半導体層、第1のp型クラッド層32といった第2導電型半導体層、光吸収層 34といった活性層、第2のp型クラッド層20、電流ブロック部38、コンタ クト層22、絶縁膜24、及びアノード電極28を備える。電流ブロック部38 は、高抵抗層16といったブロック半導体層及びホールブロック層18を有する

[0045]

これらの構成のうち、n型バッファ層14、第1のp型クラッド層32、光吸収層34、第2のp型クラッド層20、電流ブロック部38、及びコンタクト層22は、基板10の光変調素子領域102上に設けられる。

[0046]

n型バッファ層14は、n型InP半導体からなる。n型バッファ層14は、第1の部分14aと第2の部分14bとを有する。第1の部分14aは、主面100の光変調素子領域102の全域上に設けられる。第2の部分14bは、第1の部分14a上であり且つ光変調素子領域102の第4の領域102d上に設けられる。

[0047]

光吸収層34は、n型バッファ層14の第2の部分14b上に設けられる。また、第1のp型クラッド層32は、光吸収層34上に設けられる。換言すれば、光吸収層34はn型バッファ層14と第1のp型クラッド層32との間に設けられる。第1のp型クラッド層32は、p型InP半導体からなる。光吸収層34、n型バッファ層14、及び第1のp型クラッド層32はダブルヘテロ構造を構成しており、光吸収層34にキャリアが閉じ込められるように構成されている。光吸収層34の屈折率がn型バッファ層14及びp型クラッド層32の屈折率よりも大きくなるよう各層の材料が選択される。これにより光吸収層34内部に光が閉じ込められ、光を導波する構成となる。また、光吸収層34のエネルギー帯は、半導体レーザ素子部1aの活性層33のエネルギー帯よりも大きい。

[0048]

光吸収層34は半導体レーザ素子部1aの活性層33に光学的に結合されており、活性層33において発生するレーザ光を受ける。光導波路36は、n型バッファ層14の第2の部分14b、光吸収層34、及び第1のp型クラッド層32を含んでメサ状といった形状に構成される。また、光導波路36は、所定の軸方向を長手方向とするストライプ状に設けられる。光吸収層34及び第1のp型ク

ラッド層32は、n型バッファ層14の第2の部分14bと同様に、主面100 上の光変調素子領域102の第4の領域102d上に設けられており、所定の軸 方向に伸びている。

[0049]

電流ブロック部38は、光導波路36へ変調電圧を効果的に印加するための要素である。電流ブロック部38は、高抵抗層16及びホールブロック層18を有する。高抵抗部16の抵抗値は、ホールブロック層18の抵抗値よりも大きい。また、電流ブロック部38は、高抵抗層16内に第1の部分16a及び第2の部分16bを有する。

[0050]

高抵抗層16は、FeをドープされたInP半導体からなる。高抵抗層16は、光導波路36を埋め込んでいる。高抵抗層16の第1の部分16a及び第2の部分16bは、半導体基板10の主面100に交差する方向に順に配置される。すなわち、第1の部分16aは、n型バッファ層14上であり且つ主面100の光変調素子領域102の第1の領域102a~第3の領域102c上及び第5の領域102e~第7の領域102g上に設けられる。第2の部分16bは、第1の部分16a上であり且つ光変調素子領域102の第1の領域102a上、第3の領域102c上、第5の領域102e上、及び第7の領域102g上のそれぞれに設けられる。

[0051]

ホールブロック層18は、第2のp型クラッド層20とは逆導電型のn型半導体からなる。ホールブロック層18は、高抵抗層16の第2の部分16b上に設けられる。ホールブロック層18は、半導体レーザ素子部1aのホールブロック層17と同様の機能及び構成を有する。第2のp型クラッド層20は、半導体レーザ素子部1aの第2のp型クラッド層19と同様の構成を有する。また、コンタクト層22は、半導体レーザ素子部1aのコンタクト層21と同様の構成を有する。よって、ホールブロック層18、第2のp型クラッド層20、及びコンタクト層22についての詳細な説明を省略する。

[0052]

半導体光変調素子部1bは、所定の軸方向に伸びる2つのトレンチ溝30を備える。2つのトレンチ溝30のうち一方は、主面100の光変調素子領域102の第2の領域102b上に位置している。2つのトレンチ溝30のうち他方は、主面100の光変調素子領域102の第6の領域102f上に位置している。トレンチ溝30の底部は、高抵抗層16の第2の部分16bに設けられる。すなわち、トレンチ溝30は、その底面が高抵抗層16に接するように形成される。トレンチ溝30の側面は、高抵抗層16の第2の部分16b、ホールブロック層18、第2のp型クラッド層20、及びコンタクト層22によって形成される。2つのトレンチ溝30のそれぞれは、半導体レーザ素子部1aの2つのトレンチ溝29のそれぞれと繋がって2本の溝を構成している。

[0053]

また、半導体光変調素子部1bは、絶縁膜24、アノード電極28、及びカソード電極12をさらに備える。これらのうち、絶縁膜24及びカソード電極12 は半導体レーザ素子部1aにおける絶縁膜24及びカソード電極12と共用される。

[0054]

アノード電極28は、第1の部分28a、第2の部分28b、及び第3の部分28cを有する。第1の部分28aは、光変調素子領域102の第4の領域102d上且つ絶縁膜24上に設けられており、絶縁膜24の開口を介してコンタクト層22に接している。第3の部分28cは、光変調素子領域102の第7の領域102g上且つ絶縁膜24上に設けられる。第2の部分28bは、第1の部分28aと第3の部分28cとを互いに繋ぐように絶縁膜24上に設けられる。

[0055]

以上の構成を有する半導体光変調素子部1bの動作について説明する。アノード電極28とカソード電極12との間に、アノード電極28側が負になるように変調電圧が印加される。この変調電圧は、半導体光集積素子1から外部へ出力する信号が光信号に含まれるようにレーザ光を変調する。変調電圧は、コンタクト層26、及び第2のp型クラッド層20を介して光導波路36に印加される。こうして、n型バッファ層14及び第1のp型クラッド層32の間に変調電圧が印

加される。このとき、電流ブロック部38によって変調電圧は光導波路36へ効果的に印加される。

[0056]

光導波路36に変調電圧が印加されることにより、光吸収層34内部においてレーザ光が変調される。つまり、光吸収層34は、変調電圧による電界が印加されると量子閉じ込めシュタルク効果によって吸収波長がシフトする。これにより、光吸収層34は、変調電圧の絶対値がある所定の値以上のときは活性層33から提供されたレーザ光を吸収する。また、光吸収層34は、変調電圧の絶対値がある所定の値以下のときはレーザ光を吸収せずに、活性層33に接する面に対向する面からレーザ光を出力する。このようにして、光吸収層34は活性層33から受けたレーザ光を変調する。

[0057]

本実施形態による半導体光集積素子1の、半導体光変調素子部1bが有する効果について説明する。半導体光変調素子部1bは、第2のp型クラッド層20から光導波路36を通らずにn型バッファ層14へ流れる電流を電流ブロック部38によって防いでいる。これによって、光導波路36へ変調電流を効果的に印加している。また、電流ブロック部38は、第2の領域102b上及び第6の領域102f上に設けられる第1の部分16aを有する。これによって、電流ブロック部38と絶縁層24との間に存在する電流経路がn型バッファ層14へ達しないので、第2のp型クラッド層20とn型バッファ層14との間にこの電流経路を通るリーク電流が流れることを防げる。これにより、変調電圧を光導波路36へ効率よく印加することができるので、半導体光変調素子部1bを高効率にできる。

[0058]

また、半導体光変調素子部1bがトレンチ溝30を備えることによって、第2のp型クラッド層20とn型バッファ層14との間に生じる寄生容量を低減できるので、半導体光変調素子部1bはレーザ光を高速に変調できる。

[0059]

(第2の実施の形態)

図7(a)~図7(c)、図8(a)及び図8(b)は、第2実施形態による 半導体光素子の製造方法を説明する図である。以下、本実施形態を第1実施形態 による半導体レーザ素子部1aの製造方法を例に説明する。

[0060]

図7(a)を参照すると、n型InP半導体からなる基板10に、有機金属気相成長法によりn型InP半導体130(キャリア濃度 1×10^{18} c m $^{-3}$)を厚さ 1μ m に積層する。その上に、発光波長1. 3μ m のノンドープInGa As P 半導体330を有機金属気相成長法により厚さ0. 5μ m に積層する。その上に、p型InP半導体310(キャリア濃度 5×10^{17} c m $^{-3}$)を有機金属気相成長法により厚さ0. 5μ m に積層する。

[0061]

次に図7(b)を参照すると、通常のリソグラフィー技術を用い、第1のp型クラッド層31の表面にSiNを厚さ0.1μmに成膜して、所定の軸方向を長手方向とするマスク45を形成する。そして、2.0μmの深さまでエッチングを行い、メサ状の光導波路35を形成する。このとき、第2の部分13bを含むn型バッファ層13、活性層33、第1のp型クラッド層31が形成される。

[0062]

図7(c)を参照すると、エッチングされた部分にFeがドープされて半絶縁性を有するInP半導体150を有機金属気相成長法により積層する。FeドープInP半導体150の厚さは1.0 μ m以上が好ましく、本実形態では1.8 μ mに積層している。また、FeドープInP半導体150のFe濃度は 5×1 0 15 c m $^{-3}$ 以上 5×1 0 16 c m $^{-3}$ 以下であることが好ましい。本実施形態では、FeドープInP半導体150のFe濃度を 1×1 0 16 c m $^{-3}$ としている。

[0063]

そして、FeF-JInP半導体150上に、n型InP半導体170(キャリア濃度 1×10^{18} cm $^{-3}$)を有機金属気相成長法により厚さ 0.2μ mに積層する。この結果、FeF-JInP半導体150に光導波路35が埋め込まれる。マスク45を除去した後、第10の100円型半導体層110円型110円半導

体 170上に、p型 In P半導体 190(キャリア濃度 1×10^{18} cm^{-3})を厚さ 1.5 μ mに成長させる。その上に、p型 GaInAs 半導体 210(キャリア濃度 5×10^{18} cm^{-3})を厚さ 0.5 μ mに成長させる。

[0064]

図8(a)を参照すると、通常のリソグラフィー技術を用い、p型GaInAs半導体210の表面にSiNを厚さ0.1μmに成膜することにより、所定の軸方向を長手方向とするマスク47をp型GaInAs半導体210の表面の中央及び両端部に形成する。そして、FeドープInP半導体150に達するとともにn型バッファ層13に達しない深さまでエッチングを行い、2つのトレンチ溝29を形成する。こうして、トレンチ溝29が設けられた高抵抗層15が形成される。また、トレンチ溝29によって分断されたホールブロック層17、第2のp型クラッド層19、及びコンタクト層21が形成される。高抵抗層15及びホールブロック層17が形成されることにより、電流ブロック部37が設けられる。

[0065]

図8(b)を参照すると、マスク47を除去した後、トレンチ溝29の表面に 絶縁膜24を成膜する。絶縁膜24はSiO₂といった絶縁性シリコン化合物からなり、厚さ0.3μmに成膜される。そして、絶縁膜24上にアノード電極2 6を形成し、基板3の主面100とは反対側の面にカソード電極12を形成する。こうして、半導体光素子が完成される。

[0066]

図9は、本実施形態による半導体レーザ素子部1aの特性と、図11に示した 従来の半導体光素子の特性との比較を示すグラフである。図9は、縦軸に閾値電 流、横軸に温度を示している。また、グラフAは本実施形態による半導体レーザ 素子部1aを、グラフBは従来の半導体光素子を表す。

[0067]

また、下の表1は図9に示したグラフの具体的数値を示す表である。

[0068]

【表1】

温度(℃)	閾値電流(mA)	
	本実施例	従来例
25	7. 1	8. 1
50	9. 8	13. 1
75	16	24. 2
85	21. 4	33

[0069]

図9及び表1を参照すると、本実施形態による半導体レーザ素子部1 a の閾値 電流は、すべての温度において従来の半導体光素子の閾値電流よりも小さいこと がわかる。このように本実施形態によれば、半導体光素子の閾値電流を低減し、 高効率にできる。特に、温度が高い場合にはその効果が大きい。すなわち、上記 した実施形態による半導体光素子は、高温でのリーク電流の低減に特に有効であ る。

[0070]

半導体光素子は、本実施形態のように絶縁膜が例えばSi〇₂といった絶縁性シリコン化合物からなるとよい。これによって、Feを添加されたInP半導体からなる高抵抗層15と絶縁膜との間での界面準位形成を抑えることができ、保護膜として有効である。

[0071]

また、本実施形態による半導体光素子は、電流ブロック部37が、Feを添加されたInP半導体からなる高抵抗層15を有する。半導体光素子はこのような高抵抗層を有することが好ましく、これによって、電流ブロック部は駆動電流を好適に狭窄できる。

[0072]

また、半導体光素子は、本実施形態のように高抵抗層15の厚さが1μm以上であることが好ましい。これによって、電流ブロック部37はブレイクダウンすることなく安定してn型バッファ層13と第2のp型クラッド層19とを分離できるので、安定して駆動電流を狭窄できる。

[0073]

また、半導体光素子は、本実施形態のように高抵抗層15のFe濃度が 5×1 0 15 cm $^{-3}$ 以上であるとよい。これによって、高抵抗層15はブレイクダウンすることなく安定してn型バッファ層13と第2のp型クラッド層19とを分離でき、安定して駆動電流を狭窄できる。また、高抵抗層15のFe濃度は 5×10^{16} cm $^{-3}$ 以下であるとよい。これによって、高抵抗層15に添加されているFeが他の層に拡散することなく、半導体光素子の信頼性を高めることができる。

[0074]

図10(a)及び図10(b)は、本実施形態による半導体光素子の逆方向耐圧を示すグラフである。図10(a)は、高抵抗層15のFe濃度を 5×10^{15} cm $^{-3}$ としている。高抵抗層15の厚さは1.5 μ mである。図10(b)は、高抵抗層15のFe濃度を 1×10^{16} cm $^{-3}$ としている。高抵抗層15の厚さは1.0 μ mである。図10(a)、図10(b)ともに縦軸に電流、横軸に電圧を示している。なお、温度はともに85℃である。

[0075]

図10(a)及び図10(b)によると、高抵抗層15の厚さを1.5 μ mにするとFe濃度が 5×10^{15} cm $^{-3}$ 以上であれば逆方向耐圧、すなわちブレークダウン電圧を充分大きくできることがわかる。あるいはFe濃度を 1×10^{16} cm $^{-3}$ に上げると、厚さ 1μ m以上であればブレークダウン電圧を充分大きくできることがわかる。また、85Cといった高温時においても、リーク電流を効果的に低減できていることがわかる。

[0076]

本発明による半導体光素子、半導体レーザ素子、半導体光変調素子、及び半導

体光集積素子は、上記した実施形態に限られるものではなく、様々な変形が可能である。例えば、上記した各実施形態ではInPを基板とするInGaAsP系の半導体光素子を説明したが、他の材料を用いる半導体光素子においても上記した各実施形態と同様の効果が得られる。

[0077]

【発明の効果】

本発明による半導体光素子、半導体レーザ素子、半導体光変調素子、及び半導体光集積素子によれば、光導波路を通らないリーク電流を低減できる構造を提供できる。

【図面の簡単な説明】

【図1】

図1は、本発明による半導体光集積素子の第1実施形態を示す斜視図である。

【図2】

図2は、図1に示した半導体光集積素子の基板を示す斜視図である。

【図3】

図3は、図1に示した半導体光集積素子のI-I断面における側面断面図である。

【図4】

図4は、図1に示した半導体光集積素子のII-II断面における側面断面図である。

【図5】

図5は、図1に示した半導体光集積素子のIII-III断面における側面断面図である。

【図6】

図6(a)は、半導体レーザ素子部内部における駆動電流の流れを示す図である。図6(b)は図11に示す従来の半導体レーザ素子内部における駆動電流の流れを示す図である。

【図7】

図7(a)~図7(c)は、第2実施形態による半導体光素子の製造方法を説

明する図である。

【図8】

図8(a)及び図8(b)は、第2実施形態による半導体光素子の製造方法を 説明する図である。

【図9】

図9は、第2実施形態による半導体レーザ素子の特性と、従来の半導体光素子の特性との比較を示すグラフである。

【図10】

図10(a)及び図19(b)は、第2実施形態による半導体光素子の逆方向 耐圧を示すグラフである。


【図11】

図11は、従来の半導体レーザ素子の一例を示す断面図である。


【符号の説明】

1 … 半導体光集積素子、1 a … 半導体レーザ素子部、1 b … 半導体光変調素子部、10 … 基板、12 … カソード電極、13、14 … n型バッファ層、15、16 … 高抵抗層、17、18 … ホールブロック層、19、20 … 第2のp型クラッド層、21、22 … コンタクト層、24 … 絶縁膜、26、28 … アノード電極、31、32 … 第1のp型クラッド層、33 … 活性層、34 … 光吸収層、35、36 … 光導波路、37、38 … 電流ブロック部。


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】







【図9】



【図10】



【図11】



【書類名】 要約書

【要約】

【課題】 駆動電流を効果的に狭窄できる構造を有する半導体光素子、半導体レーザ素子、半導体光変調素子、及び半導体光集積素子を提供する。

【解決手段】 半導体光集積素子1は、2つの半導体光素子、すなわち半導体レーザ素子部1a及び半導体光変調素子部1bを有する。これらの半導体光素子は、基板10上に一体に形成される。半導体レーザ素子部1aの光導波路37は、
n型バッファ層13上に所定の軸方向を長手方向とするメサ状に設けられる。また、高抵抗層15は、光導波路37に流れる駆動電流を狭窄する。2つのトレンチ溝29は、高抵抗層15に達するとともにn型バッファ層13に達しないように設けられる。

【選択図】 図1

出願人履歴情報

識別番号

[000002130]

1. 変更年月日

1990年 8月29日

[変更理由] 新規登録

住 所

大阪府大阪市中央区北浜四丁目5番33号

氏 名 住友電気工業株式会社